Increasing Hardware Efficiency with Multifunction Loop Accelerators

机译：使用多功能环路加速器提高硬件效率

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Kevin Fan; Manjunath Kudlur; Hyunchul Park; Scott Mahlke;
展开▼
作者单位

展开▼
年度 2006
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Efficiency Versus Accuracy: A Review of Design Techniques for DNN Hardware Accelerators [J] . Cecilia Latotzke, Tobias Gemmeke Quality Control, Transactions . 2021,第1期

机译：效率与准确性：DNN硬件加速器设计技术综述
2. Boosting Throughput and Efficiency of Hardware Spiking Neural Accelerators Using Time Compression Supporting Multiple Spike Codes [J] . Changqing Xu, Wenrui Zhang, Yu Liu, Frontiers in Neuroscience . 2020,第4期

机译：使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
3. A 1 GHz Hardware Loop-Accelerator With Razor-Based Dynamic Adaptation for Energy-Efficient Operation [J] . Das S., Dasika G.S., Shivashankar K., Circuits and Systems I: Regular Papers, IEEE Transactions on . 2014,第8期

机译：具有基于剃须刀的动态自适应功能的1 GHz硬件环路加速器，可实现节能运行
4. Increasing hardware efficiency with multifunction loop accelerators [C] . Kevin Fan, Manjunath Kudlur, Hyunchul Park, International conference on Hardware/software codesign and system synthesis . 2006

机译：多功能回路加速器提高硬件效率
5. Real-time hardware emulation of a multifunction protection system. [D] . Wang, Yifan. 2014

机译：多功能保护系统的实时硬件仿真。
6. Boosting Throughput and Efficiency of Hardware Spiking Neural Accelerators Using Time Compression Supporting Multiple Spike Codes [O] . Changqing Xu, Wenrui Zhang, Yu Liu, 2020

机译：使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
7. Design exploration of hardware accelerators for mitigating the effects of computational delay on digital control loops [O] . Vyas, Sudhanshu Prasad 2015

机译：硬件加速器的设计探索，以减轻计算延迟对数字控制回路的影响

Increasing Hardware Efficiency with Multifunction Loop Accelerators

著录项

引文网络

相似文献

相关主题

期刊订阅